10.3 R-S FLIP-FLOP & 10.4 LEVEL-TRIGGERED AND EDGE-TRIGGERED FLIP-FLOPS

1. Tujuan

1. Dapat mensimulasikan Aplikasi informasi gerbang logika
2. Dapat mengetahui prinsip kerja pada aplikasi informasi gerbang logika

 

2. Alat dan Bahan

1. Gerbang Logika NOT

Contoh : IC 74HCT04

 

 

Spesifikasi IC 74HCT04

 

 

Konfiugurasi pin:

 

 

2. Gerbang Logika NAND

Contoh : IC 7400

 

IC 7400 merupakan ic yang dibangun dari gerbang logika dasar NAND. Gerbang NAND menghendaki semua inputnya bernilai 0 (terhubung dengan ground) atau salah satunya bernilai 1 agar menghasilkan output yang berharga 1.

 

Spesifikasi IC 7400:

·       Tegangan Suply: 7 V

·       Tegangan input: 5.5 V

·       Beroperasi pada suhu udara 0 sampai +70 derjat

·       Kiasaran suhu penyimpanan: -65 derjat sampai 150 derjat celcius

 

Konfiugurasi pin:

·       Vcc : Kaki 14

·       GND : Kaki 7

·       Input : Kaki 1 dan 2, 4 dan 5, 13 dan 12, 10 dan 9

·       Output : Kaki 3, 6, 1

 

3. Gerbang Logika NOR

Contoh : IC 7402

 

 

IC 7402 merupakan ic yang dibangun dari gerbang logika dasar NOR. Gerbang NOR atau juga bisa disebut dengan pembalik (inverter) memiliki fungsi membalik logika tegangan inputnya pada outputnya.

 

Spesifikasi:

• Tegangan Suply: 7 V
• Tegangan input: 5.5 V
• Beroperasi pada suhu udara 0 sampai +70 derjat
• Kiasaran suhu penyimpanan: -65 derjat sampai 150 derjat celcius.

 

Konfigurasi pin:

• Vcc : Kaki 14
• GND : Kaki 7
• Input : Kaki 2, 3, 6, 8, 9, 11, dan 12
• Output : Kaki 1, 4, 10, dan 13

 

4. IC 74HC279

 

3. Dasar Teori

1) Materi R-S FLIP-FLOP

Flip Flop(FF) adalah suatu perangkat yang memiliki dua input ( dan ) dan dua output ( dan ). Kedua output saling berlawanan(komplementer) dan kondisi output tergantung dari rangkaian dalam FF seperti gambar 10.1. (b)

 

 

RS Flip-Flop keadaan kedua outputnya stabil. R-S flip-flop  adalah  yang  flip-flop paling mendasar  dari  semua  jenis flip flop. Huruf    'R' dan  'S' di sini berarti  RESET  dan  SET.  Ketika flip-flop  diatur, output Q-nya  masuk ke status '1', dan ketika  RESET  masuk  ke keadaan '0'.

 

10.3.1 R-S Flip-Flop dengan Input RENDAH Aktif

 

 

 

10.3.2 R-S  Flip-Flop    dengan Input TINGGI  Aktif

 

R-S  flip-flop dapat  juga diimplementasikan dengan gerbang NOR

 

 

10.3.3 Clocked R-S Flip-Flop

SR FF berdetak adalah SR FF dengan dilengkapi dengan input clock seperti

a.     Clocked R-S Flip-Flop dengan input HIGH aktif

 

 

b.     Clocked R-S Flip-Flop dengan input LOW aktif

 

 

4. Percobaan

A. Prosedur

1.  Buka aplikasi Proteus.
2.  Pilih komponen yang dibutuhkan, pada rangkaian ini dibutukan sesuai dengan alat dan bahan diatas.
3.  Rangkai setiap komponen menjadi rangkaian yang diinginkan.
4.  Ubah spesifikasi komponen sesuai kebutuhan.
5.  Jalankan simulasi rangkaian.

 

B. Rangkaian Percobaan

10.3.1 R-S Flip-Flop dengan Input RENDAH Aktif

 

 

Prinsip Kerja

Apabila S dalam keadaan 0 (rendah) keluaran Q akan 0 (rendah) dan S hanya sekali memberikan pulsa, dari keadaan 1 menjadi 0. Sesudah itu jika keadaan S berubah-rubah , keluaran Q akan tetap 0. keluaran Q tetap 0 (rendah) apapun yang terjadi pada S. Cara menurunkan atau mengubah keadaan dengan menurunkan pulsa dari 0 menjadi 1 adalah dengan cara mengaktifkan R. Begitu R berubah keadaannya dari 1 menjadi 0 maka seketika itu juga keluaran Q akan menjadi 1 (tinggi). Sesudah itu, apapun yang terjadi pada masukan R, flip flop tidak akan menganggapi. Saat ingin mengubah keadan keluaran Q lagi maka S harus diberi pulsa kembali, maka keluaran Q akan menjadi 0. Untuk mengubahnya menjadi 1 lagi maka R diberi pulsa kembali.

 

10.3.2 R-S  Flip-Flop dengan Input TINGGI  Aktif

 

 

Implementasi dengan menggunakan gerbang NOR

 

 

Prinsip Kerja

Apabila S dalam keadaan 1 (tinggi) keluaran Q akan 1 (tinggi). dan S hanya sekali memberikan pulsa, dari keadaan 0 menjadi 1. Sesudah itu jika keadaan S berubah-rubah , keluaran Q akan tetap 1. keluaran Q tetap 1 (tinggi) apapun yang terjadi pada S. Cara menurunkan atau mengubah keadaan dengan menurunkan pulsa dari 1 menjadi 0 adalah dengan cara mengaktifkan R. Begitu R berubah keadaannya dari 0 menjadi 1 maka seketika itu juga keluaran Q akan menjadi 0 (rendah). Sesudah itu, apapun yang terjadi pada masukan R, flip flop tidak akan menganggapi. Saat ingin mengubah keadan keluaran Q lagi maka S harus diberi pulsa kembali, maka keluaran Q akan menjadi 1. Untuk mengubahnya menjadi 0 lagi maka R diberi pulsa kembali.

 

10.3.3 Clocked R-S Flip-Flop

 

Figure 10.22 Clocked R-S flip-flop with active LOW inputs.

 

Prinsip Kerja

Sinyal pendetak bekerja dalam suatu model atau cara yang disebut Possitive Going Transition (PGT) atau Perubahan Tepi Naik Positif. Artinya ketika denyut sinyal detak (clock) berganti dari 0 ke 1, perubahan keadaan flip flop terjadi dan keluaran Q dan Q’ berubah. Keluaran tepat pada tepi naik dari sinyal detak. Pada flip flop, masukan SET dan RESET harus menunggu sampai sinyal pendetak menjadi logika 1, cara ini disebut dengan pendekatan positif (positive clocking). Jika diantara masukan sinyal pencetak dan gerbang – gerbang logika dipasang sebuah Inverter (gerbang NOT) akan didapat pendekatan egatif (negative clocking)

 

Apabila sinyal pendetak masukan pada logika 0, maka data yang masuk pada R dan S tidak akan ditanggapi atau diproses oleh flip flop, sehingga keluaran Q tetap tidak berubah. Jika sinyal pendetak berubah dari logika 0 menjadi 1, seketika itu masukan SET dan RESET akan ditanggapi, sehingga keluaran Q berubah. Pengoperasian flip flop SR terdetak disebut secara serempak atau sinkron. Dinamakan sinkron karena bekerjanya menyesuaikan dengan irama waktu sinyal pendetak.

 

Figure 10.23    Edge-triggered R-S flip-flop.

 

C. Video

D. Download

• Materi >> klik disini
• HTML >> klik disini
• Rangkaian 1 >> klik disini
• Rangkaian 2 >> klik disini
• Rangkaian 3 >> klik disini
• Rangkaian 4 >> klik disini
• Rangkaian 5 >> klik disini
• Rangkaian 6 >> klik disini
• Rangkaian 7 >> klik disini
• Rangkaian 8 >> klik disini
• Rangkaian 9 >> klik disini
• Rangkaian 10 >> klik disini
• Rangkaian 11 >> klik disini
• Video 1 >> klik disini
• Video 2 >> klik disini
• Video 3 >> klik disini
• Video 4>> klik disini
• Video 5 >> klik disini
• Video 6 >> klik disini
• Video 7 >> klik disini
• Video 8 >> klik disini
• Video 9>> klik disini
• Video 10 >> klik disini
• Video 11 >> klik disini
• Datasheet 7400>> klik disini
• Datasheet NOT>> klik disini
• Datasheet 74HC279 >> klik disini
• Datasheet 7402>> klik disini

 

5. Contoh Soal

a. Example

1. Buatlah Tabel Kebenaran dari rangkaian berikut ini

 

 

Jawab :

 

2. Gambarkan R-S Flip-Flop dengan Input RENDAH Aktif menggunakan gerang logika NAND

Jawab :

 

 

b. Problem

1. Jelaskan prinsip kerja beserta diagram masukan S R Q dari gambar dibawah ini

 

 

Jawab :

Masukkan R dalam keadaan 0 dan S dalam keadaan 1 memberikan keadaan SET. Sedangkan apabila R dalam keadaan 1 dan S dalam keadaan 0 akan memberikan keadaan RESET. Namun saat SET dan RESET dalam keadaan 1, akan terjadi keadaan pacu. Oleh karena itu kita harus menghinari keadaan R dan S dalam keadaan 1. Sedangkan Saat S dan R dalam keadaan 0, tidak terjadi perubahan.

 

1. Pengujian Rangkaian. 

Diagram Masukan

 

Apabila S rendah (0), maka keluaran Q akan rendah, walaupun keadaan R dirubah mejadi tinggi maupun rendah, maka Q tetap rendah.

 

2. Keadaan SET. 

Diagram Masukan

 

Apabila S dalam keadaan 1 (tinggi) keluaran Q akan 1 (tinggi). dan S hanya sekali memberikan pulsa, dari keadaan 0 menjadi 1. Sesudah itu jika keadaan S berubah-rubah , keluaran Q akan tetap 1.

 

3. Keadaan RESET. 

Diagram Masukan

 

Pada keadaan ini, keluaran Q tetap 1 (tinggi) apapun yang terjadi pada S. Cara menurunkan atau mengubah keadaan dengan menurunkan pulsa dari 1 menjadi 0 adalah dengan cara mengaktifkan R. Begitu R berubah keadaannya dari 0 menjadi 1 maka seketika itu juga keluaran Q akan menjadi 0 (rendah). Sesudah itu, apapun yang terjadi pada masukan R, flip flop tidak akan menganggapi.

 

Diagram Masukan

 

Saat ingin mengubah keadan keluaran Q lagi maka S harus diberi pulsa kembali, maka keluaran Q akan menjadi 1. Untuk mengubahnya menjadi 0 lagi maka R diberi pulsa kembali.

 

4. Keadaan HOLD . 

Fllip Flop dinyatakan dalam keadaan Hold jika data yang dimasukkan pada flip flop ditahan, hingga ada perubahan masukan. Langkah langkah percobaan diatas adalah suatu cara untuk mengetahui prinsip kerja dari flip flop secara bertahap dan terstruktur, dan dari percobaan tersebut telah dibukrikan bahwa flip flop dapat menyimpan data dengan cara menahan data tersebut.

2. Buatlah contoh Clocked R-S Flip-Flop menggunakan rangkaian yang berbeda dari contoh diatas beserta tabel kebenarannya

Jawab :

 

 

 

c. Multiple Choice

1. Salah satu cara yang data dilakukan agar output 1Q berlogika 1 adalah...

Jawab:

a.  Seluruh input harus berlogika 0

b.  Menunggu/mengubah Input 1S1 berdetak dari 0 ke 1 kemudian kembali menjadi 0

c.  Tidak ada cara yang dapat mengubah output IC tersebut

d.   Menambahkan LED pada output IC

 

2.  Apa nama jenis rangkaian flip flop dibawah ini ?

a.  Edge-triggered R-S flip-flop.

b. Clocked R-S flip-flop with active LOW inputs.

c. Clocked R-S flip-flop with active HIGH inputs.

d. NOR implementation of an R-S flip-flop